

6

A-63

МИНИСТЕРСТВО ПРИBOROCTPOEHHЯ.

CPEDCTB ABTOMATИЗАЦИИ И
СИСТЕМ УПРАВЛЕНИЯ СССР

АКАДЕМИЯ НАУК СССР

ОРДЕНА ЛЕНИНА

ИНСТИТУТ ПРОБЛЕМ УПРАВЛЕНИЯ
/АВТОМАТИКИ И ТЕЛЕМЕХАНИКИ/

На правах рукописи.

А.И. ПОТЕХИН

ОБЕСПЕЧЕНИЕ УСТОЙЧИВОСТИ И БЕЗОТКАЗНОСТИ
АСИНХРОННЫХ РЕЛЕЙНЫХ УСТРОЙСТВ.

/специальность № 05.255 - техническая кибернетика/


Автореферат диссертации на соискание ученой
степени кандидата технических наук

Москва - 1970 г.

Современное развитие дискретных вычислительных и управляющих устройств характеризуется быстрым расширением области их применения. Возрастающая сложность и объем решаемых задач, ужесточение требований к надежности работы устройств приводят к быстрому росту их сложности, габаритов, веса и т.д., и этот процесс в ближайшее время, повидимому, будет продолжаться. Обеспечение надежной работы таких устройств является одной из основных задач, определяющих дальнейшее их развитие. Ее решение связано с развитием методов надежностного анализа и синтеза релейных устройств /цифровых или дискретных автоматов/.

В зависимости от характера функционирования во времени релейные устройства разделяются на синхронные и асинхронные, последние характеризуются тем, что переход в другое состояние определяется моментами изменения входных, внутренних состояний и соотношениями временных параметров элементов структуры. Одним из важнейших требований, предъявляемых к асинхронным релейным устройствам, является обеспечение устойчивости функционирования устройства, т.е. отсутствие так называемых недопустимых состязаний, возникающих вследствие разброса временных параметров элементов /между сигналами структуры устройства. Недопустимые состязания могут быть причиной кратковременного или долговременного нарушения заданного алгоритма функционирования устройства.

Различают недопустимые состязания: между входными сигналами, между входными сигналами и сигналами элементов памяти /существенные состязания/, между сигналами элементов памяти



/критические состязания/, между сигналами логических элементов /статические, динамические состязания/; обеспечение устойчивости устройства состоит из обеспечения соответственно В - устойчивости, С - устойчивости, П - устойчивости, Л - устойчивости [6]. При определенных представлениях задача обеспечения устойчивости может быть совмещена с задачей обеспечения безотказности устройства. В частности, если отказанный элемент устройства рассматривать как исправный, но имеющий большую величину задержки, то обе эти задачи можно рассматривать вместе.

Обнаружение и устранение недопустимых состязаний в устройстве особенно актуальны в настоящее время в связи с распространением логических элементов потенциального типа.

Несмотря на значительное число опубликованных работ, существующие методы анализа устойчивости являются трудоемкими, так как требуют знания допустимых входных последовательностей и основаны на анализе устойчивости либо по таблице переходов устройства, либо по функциям возбуждения элементов памяти и функциям выходов, в последнем случае используется сравнительно громоздкий аппарат трехзначной логики.

Величина избыточности, необходимая для обеспечения устойчивости, зависит от требований, предъявляемых к быстродействию устройства /особенно при обеспечении устойчивости и безотказности/; за счет снижения быстродействия устройства /некоторые переходы будут осуществляться за несколько тактов/ можно существ-

венно уменьшить требуемую избыточность, однако оптимальное преобразование тактности является сложной задачей /особенно при обеспечении устойчивости и безотказности/.

В настоящей работе исследуются вопросы, связанные с обеспечением С, П-устойчивости и α - безотказности, как имеющих наибольшее значение для большинства асинхронных устройств управления и требующих введения большой избыточности.

Содержательно задачи ставились следующим образом: - по заданным функциям возбуждения элементов памяти без построения таблицы переходов устройства найти переходы, которые могут закончиться в различных состояниях в результате недопустимых состязаний между сигналами элементов памяти /анализ П-устойчивости/, между входными сигналами и сигналами элементов памяти /анализ С-устойчивости/;

- обеспечить П - устойчивость как на этапе кодирования состояний так и на этапе структурного синтеза устройства, допускающего замену однотоковых переходов многотоковыми;

- обеспечить П - устойчивость и α - безотказность относительно отказов элементов памяти на этапе кодирования внутренних состояний устройства, допускающего замену однотоковых переходов многотоковыми.

Предложенные алгоритмы анализа П-устойчивости, алгоритмы кодирования будут использованы в автоматизированной системе сквозного синтеза устройств, разрабатываемой в Институте проблем управления.

Диссертация состоит из 4-х глав.

В разделе 1 главы 1 описывается функционирование асинхронного конечного автомата, используемого в качестве модели асинхронного релейного устройства. Автомат задан конечным множеством входных (P), внутренних (S), выходных (Q) состояний, функцией переходов σ , функцией выходов λ . Для асинхронного автомата справедливо:

если $\sigma(p_a, s_f) = s_e$, то $\sigma(p_a, s_e) = s_e$, $p_a \in P$, $s_f, s_e \in S$.

В этом случае переход из s_f в s_e обозначается как $(p_a, s_f \rightarrow s_e)$ и называется прямым. Устройство называется максимально-быстродействующим, если все переходы прямые. Одним из приемов снижения избыточности при обеспечении устойчивости является замена прямого перехода $(p_a, s_f \rightarrow s_e)$ непрямым переходом $(p_a, s_{f_0} \rightarrow s_{f_1} \rightarrow \dots \rightarrow s_{f_k})$, $k > 1$, $s_{f_0} = s_f$, $s_{f_k} = s_e$. Устройство называется немаксимального быстро-

действия, если в нем существует не прямой переход. Переход $(p_a, s_{f_i} \rightarrow s_{f_{i+1}})$ называется i -м микропереходом в переходе $(p_a, s_{f_0} \rightarrow s_{f_1} \rightarrow \dots \rightarrow s_{f_k})$. При решении задач синтеза алгоритм функционирования асинхронного релейного устройства задается таблицами переходов, выходов Д. Хаффмана либо графом переходов. При решении задач анализа алгоритм функционирования устройства задается системой функций возбуждения и выходов. В качестве двоичных элементов памяти используются как элементы памяти без фиксации входного воздействия /элементы задержки/, так и элементы памяти с фиксацией воздействия /триггеры/. В результате процесса кодирования каждому s_f ($s_f \in S$)

взаимнооднозначно сопоставляется набор $(y_1^{(f)}, y_2^{(f)}, \dots, y_n^{(f)})$, где $y_i^{(f)} \in \{0, 1\}$, $y_1, y_2, \dots, y_n$ - внутренние переменные. Набор $(y_1^{(f)}, y_2^{(f)}, \dots, y_n^{(f)})$ называется структурным внутренним состоянием, соответствующим состоянию s_f , и обозначается как $\underline{s}_f$.

Переходу $(p_a, s_{f_0} \rightarrow s_{f_1} \rightarrow \dots \rightarrow s_{f_k})$ соответствует структурный переход $(\underline{p}_a, \underline{s}_{f_0} \rightarrow \underline{s}_{f_1} \rightarrow \dots \rightarrow \underline{s}_{f_k})$, где $\underline{p}_a$ - структурное входное состояние. Если состояния $\underline{s}_{f_i}, \underline{s}_{f_{i+1}}$ в структурном микропереходе $(\underline{p}_a, \underline{s}_{f_i} \rightarrow \underline{s}_{f_{i+1}})$ отличаются p компонентами, то из-за разброса временных параметров элементов памяти данный переход может осуществляться по любому пути в p -мерном подкубе n -мерного куба. Множество состояний p -мерного подкуба, через которые может осуществляться микропереход $(\underline{p}_a, \underline{s}_{f_i} \rightarrow \underline{s}_{f_{i+1}})$ обозначается через $\underline{U}_{i, i+1}$.

В разделе 2 главы 1 приводится классификация /иерархия/ методов и направлений по обеспечению П-устойчивости релейных устройств, согласно которой все методы по обеспечению П-устойчивости можно разделить на две большие группы: 1/ методы кодирования внутренних состояний и 2/ методы временной коррекции. Методы кодирования в зависимости от дополнительных задач можно разделить на: а/ методы минимизации числа элементов памяти, т.е. длины кода внутренних состояний и б/ методы по упрощению функций возбуждения элементов памяти. При минимизации длины кода играет существенное значение требуемое быстродействие устройства. Существуют методы /работы Д. Хаффмана, За-кревского А.Д., Пархоменко П.П., Томфельда Ю.Л. и др./, кото-

рые позволяют за счет снижения быстродействия устройства /преобразованием графа переходов/ получить длину кода близкую к величине $\lceil \log_2 R \rceil$, где R - число внутренних состояний. Однако, как правило, эти методы с трудом поддаются машинизации и имеют низкую размерность /по величине R /. Тем не менее преобразование графа переходов устройства позволяют получать структуры меньшей сложности /особенно при одновременном обеспечении устойчивости и α -безотказности устройства/. В работах Лью, Мацевитого Л.В., Денисенко Е.Д., Трейси, Пийль Е.И., Янковской А.Е., Якубайтиса Э.А. и др. кодирование осуществляется с учетом максимального быстродействия /все переходы осуществляются за один такт/, разработан ряд практических алгоритмов кодирования, размерность которых выше предыдущих. Минимизация длины кода не всегда приводит к упрощению структуры логического преобразователя, однако в настоящее время существует незначительное число работ по исследованию их соотношений. В работах Лазарева, Пийль и др. упрощение структуры основывается на снижении функциональной зависимости функций возбуждения, используется аппарат разбиений Хартманиса. В работах Хаффмана, Колдуэлла, Сапожниковых предполагаются методы временной коррекции, обеспечивающие П-устойчивость при произвольном кодировании внутренних состояний.

В разделе 3 главы 1 рассматриваются методы по одновременному обеспечению П-устойчивости и α -безотказности относительно отказов элементов памяти /работы Сагалови-

ча Ю.Л./, отмечается, что задача рассматривалась лишь применительно к устройствам максимального быстродействия, поэтому требуемая избыточность оказалась сравнительно большой /по числу элементов памяти/.

Автору настоящей работы не известны методы решения этой задачи применительно к устройствам не максимального быстродействия, хотя следует ожидать, что в этом случае потребуется меньшая избыточность.

В разделе 4 главы 1 рассматриваются методы анализа /работы Эйхельбергера/ и синтеза С-устойчивых релейных устройств; отмечается, что этим вопросам в литературе уделяется недостаточное внимание.

В заключении обзора отмечается, что деление составлений на несколько видов в основном связано с отсутствием удовлетворительного представления алгоритма функционирования асинхронных релейных устройств. В связи с этим в настоящее время развивается /особенно в США/ общая теория асинхронных релейных устройств, рассматривающая все виды составлений с единых позиций.

В главе II предлагаются методы анализа П и С-устойчивости релейного устройства.

В разделе 1 главы II предлагается метод анализа П-устойчивости релейного устройства. Задача анализа формулируется как нахождение переходов в устройстве, которые в результате составлений элементов памяти могут закончиться в раз-

личных внутренних состояний /или могут возникнуть непланируемые циклы/.

Такая постановка задачи имеет смысл в том случае, когда нужно качественно оценить П-устойчивость устройства /хотя при необходимости всегда можно определить достижимость найденных переходов/. Эта задача может быть решена путем анализа таблицы переходов устройства, однако из-за невообразимости последней уже при числе внутренних переменных $n > 3$ и входных переменных $m > 3$ такой анализ становится довольно сложным.

В настоящей работе предлагается для этой цели использовать функции возбуждения элементов памяти. Для этого был проведен временной анализ перехода, в результате чего было введено понятие "критического" состояния в переходе, а именно:

если в результате состязаний элементов памяти в переходе $(\rho_a, \underline{z}_p \rightarrow \underline{z}_h)$ устройство из состояния $\underline{z}_k$ ($\underline{z}_k \in U_{p,h}$) такого, что $\sigma(\rho_a, \underline{z}_k) = \underline{z}_h$ может оказаться в соседнем состоянии $\underline{z}_c$ ($\underline{z}_c \in U_{p,h}$) таком, что $\sigma(\rho_a, \underline{z}_c) \neq \underline{z}_h$, то будем говорить, что в данном переходе существует критическое состояние $\underline{z}_k$.

Наличие критического состояния в переходе является необходимым условием для возникновения недопустимых состязаний, отсутствие критических состояний - достаточное условие П-устойчивости устройства. В этом случае задача анализа П-устойчивости ставится следующим образом: найти критические состояния и переходы, которые могут осуществиться через эти состояния в устройстве, заданном функциями возбуждения $Y_1, Y_2, \dots, Y_n$. Для

решения поставленной задачи были найдены все виды критических состояний. Показано, что существует три вида критических состояний в переходе:

- критическое состояние, в котором существует условие ненадежного изменения состояния j -го элемента памяти ($j \in \{1, 2, \dots, n\}$) при предположении более быстрого изменения состояния i -го элемента памяти ($i \neq j$), этот вид критического состояния обозначается через $\underline{z}^\alpha$,
- критическое состояние, в котором существует условие ненадежного сохранения состояния j -го элемента при предположении более быстрого изменения состояния i -го элемента, обозначается через $\underline{z}^\beta$,
- критическое состояние, в котором существует условие повторного изменения состояния j -го элемента памяти, обозначается через $\underline{z}^\gamma$.

Критическое состояние вида $\underline{z}^\alpha$ определяется следующим образом: если в переходе $(\rho_a, \underline{z}_p \rightarrow \underline{z}_h)$ найдется состояние $\underline{z}_k$ ($\underline{z}_k \in U_{p,h}$) такое, что $Y_j^{(k)} \neq y_j^{(k)} = y_j^{(p)}$ и найдется i ($i \neq j$) такой, что $Y_i^{(k)} \neq y_i^{(k)} = y_i^{(p)}$ и если устройство из состояния $\underline{z}_k$ может перейти в состояние $\underline{z}_c$ /соседнее с $\underline{z}_k$ по переменной y_i / такое, что $Y_j^{(c)} \neq Y_j^{(k)}$, то в критическом состоянии $\underline{z}_k$ существует условие ненадежного изменения состояния j -го элемента памяти /здесь $Y_j^{(z)}$ - значение функции Y_j в состоянии $(\rho_a, \underline{z}_z)$ /. Аналогично определяются другие виды критических состояний. Показано, что

состояния вида $\underline{1}^p, \underline{1}^r$ в переходе $(\underline{p}_a, \underline{1}_p \rightarrow \underline{1}_h)$ порождают критические состояния вида $\underline{1}^*$. Показано, что достаточно находить критические состояния вида $\underline{1}^*$ и переходы, которые могут осуществиться через данные состояния.

Показано, что нахождение критических состояний, в которых существует условие ненадежного изменения j -го элемента памяти при предположении более быстрого изменения состояния i -го элемента памяти, можно осуществить следующим образом:

1/ получить функции $Y_j'', \bar{Y}_j'', Y_i'', \bar{Y}_i''$:

$$Y_j'' = \bar{y}_j Y_j = \bar{y}_j (A_j \vee y_i B_j \vee \bar{y}_i C_j),$$

$$\bar{Y}_j'' = y_j \bar{Y}_j = y_j (D_j \vee y_i E_j \vee \bar{y}_i F_j), \quad Y_i'' = \bar{y}_i Y_i, \quad \bar{Y}_i'' = y_i \bar{Y}_i,$$

2/ получить произведения:

$$\bar{Y}_j'' \cdot \bar{Y}_i'' = y_j y_i f^{(0)}(j, i), \quad \bar{Y}_j'' \cdot Y_i'' = y_j \bar{y}_i f^{(1)}(j, i),$$

$$Y_j'' \cdot \bar{Y}_i'' = \bar{y}_j y_i f^{(2)}(j, i), \quad Y_j'' \cdot Y_i'' = \bar{y}_j \bar{y}_i f^{(3)}(j, i),$$

эти произведения принимают единичное значение на множестве состояний, где j -й и i -й элементы памяти находятся в неустойчивом состоянии,

3/ получить функции:

$$F^{(0)}(j, i) = y_j y_i f^{(0)}(j, i) \cdot \bar{D}_j \cdot \bar{E}_j \cdot \bar{F}_j, \quad F^{(1)}(j, i) = y_j \bar{y}_i f^{(1)}(j, i) \cdot \bar{A}_j \cdot \bar{B}_j \cdot \bar{C}_j,$$

$$F^{(2)}(j, i) = \bar{y}_j y_i f^{(2)}(j, i) \cdot \bar{D}_j \cdot \bar{E}_j \cdot \bar{F}_j, \quad F^{(3)}(j, i) = \bar{y}_j \bar{y}_i f^{(3)}(j, i) \cdot \bar{A}_j \cdot \bar{B}_j \cdot \bar{C}_j.$$

Показано, что функция $F(j, i) = F^{(0)}(j, i) \vee F^{(1)}(j, i) \vee F^{(2)}(j, i) \vee F^{(3)}(j, i)$ принимает единичное значение на состоянии $(\underline{p}_a, \underline{1}_k)$ тогда и только тогда, когда в состоянии $(\underline{p}_a, \underline{1}_k)$ существует

условие ненадежного изменения состояния j -го элемента памяти при более быстром изменении состояния i -го элемента памяти. Объем вычислений можно уменьшить, если предварительно определить зависят ли функции $Y_j, Y_j'', \bar{Y}_j''$ от переменной y_i .

Пусть функция F принимает единичное значение на множестве критических состояний вида $\underline{1}^*$. Показано, что переходы, которые могут осуществиться хотя бы через одно критическое состояние, можно найти следующим образом:

1) представить функцию F в ДНФ; пусть β_i - i -ая конъюнкция функции F :

$$\beta_i = (\tilde{x}_{j_1} \cdot \tilde{x}_{j_2} \cdots \tilde{x}_{j_k} \cdot \tilde{y}_{\mu_1} \cdots \tilde{y}_{\mu_t}) \cdot i, \quad \tilde{x} \in \{x, \bar{x}\}, \quad \tilde{y} \in \{y, \bar{y}\},$$

где $\tilde{x}_{j_1}, \tilde{x}_{j_2}, \dots, \tilde{x}_{j_k}$ - входные переменные,

2) получить функцию G_i :

$$G_i = (\tilde{x}_{j_1} \cdot \tilde{x}_{j_2} \cdots \tilde{x}_{j_k} \cdot \bar{Y}'_{\mu_1} \vee \dots \vee \bar{Y}'_{\mu_t}) \cdot i,$$

$$\text{где } \bar{Y}'_{\mu_g} = \begin{cases} Y'_{\mu_g} = y_{\mu_g} \cdot Y_{\mu_g}, & \text{если } \tilde{y}_{\mu_g} = \bar{y}_{\mu_g} \\ \bar{Y}_{\mu_g} = \bar{y}_{\mu_g} \cdot \bar{Y}_{\mu_g}, & \text{если } \tilde{y}_{\mu_g} = y_{\mu_g} \end{cases} \text{ в конъюнкции } \beta_i,$$

$g \in \{1, 2, \dots, t\}$. Показано, что функция $G = \bigvee_i G_i$ принимает единичное значение на множестве $\underline{\theta}$ таком, что в переходе $(\underline{p}_a, \underline{1}_p \rightarrow \underline{1}_h)$ для любого $(\underline{p}_a, \underline{1}_p) \in \underline{\theta}$ существует хотя бы одно критическое состояние. В случае устройства немаксимального быстрогодействия необходимо найти указанным образом переходы, которые могут осуществляться через состояния множества $\underline{\theta}$.

В разделе 2 - главы II предлагается метод анализа С-устойчивости релейного устройства. Метод пригоден для

случая, когда задержки элементов памяти соизмеримы с задержками элементов логического преобразователя. Предполагается, что одновременно может изменяться значение одной входной переменной, все переходы осуществляются за 1 такт, П-устойчивость обеспечена устойчивым /противогоночным/ кодированием внутренних состояний. Отсутствие С-устойчивости устройства приводит к возникновению выбросов $0 \rightarrow 1 \rightarrow 0, 1 \rightarrow 0 \rightarrow 1$ на выходе структуры, реализующей функции возбуждения элементов памяти, в результате чего устройство может оказаться в устойчивом состоянии, отличном от заданного. Введено понятие "критического" состояния: если в переходе $(\underline{p}_a, \underline{z}_p \rightarrow \underline{z}_h)$ существует $\underline{z}_k$ ($\underline{z}_k \in \underline{U}_{f,h}$) такое, что: 1/ в состоянии $(\underline{p}_a, \underline{z}_k)$ для некоторого i имеет место $Y_i^{(w)} \neq y_i^{(w)} = y_i^{(p)}$, 2/ в состояниях $(\underline{p}_a, \underline{z}_k), (\underline{p}_b, \underline{z}_k), / \underline{p}_b$ соседнее с $\underline{p}_a$ по некоторой входной переменной x_ϵ / для которого j ($j \neq i$) имеет место $Y_j^{(k)} = y_j^{(k)} = y_j^{(p)}$, 3/ в состоянии $(\underline{p}_b, \underline{z}_c)$, $\underline{z}_c$ соседнее с $\underline{z}_k$ по переменной y_i , имеет место $Y_j^{(c)} \neq Y_j^{(k)}$, то в критическом состоянии $(\underline{p}_a, \underline{z}_k)$ существуют условия недопустимых состязаний между x_ϵ и y_i относительно y_j .

Показано, что вышеуказанные выбросы могут возникать только при наличии критических состояний. Показано как по функциям $Y_1, Y_2, \dots, Y_n$ можно решать следующие задачи:

- нахождение критических состояний;
- нахождение переходов, которые могут осуществиться через критические состояния;
- нахождение конъюнкций в ДНФ функций возбуждения элементов

памяти таких, которые /вследствие отсутствия С-устойчивости/ могут быть причиной возникновения выбросов $0 \rightarrow 1 \rightarrow 0, 1 \rightarrow 0 \rightarrow 1$ на выходе двухуровневой структуры, реализующей функции возбуждения;

- устранение выбросов $1 \rightarrow 0 \rightarrow 1$.

Показано, что критическое состояние для j -го элемента памяти относительно пары (x_ϵ, y_i) можно находить следующим образом:

1/ получить функции $Y_j', \bar{Y}_j', Y_i'', \bar{Y}_i''$:

$$Y_j' = y_j, \bar{Y}_j' = \bar{y}_j, Y_i'' = y_i (A_j \vee y_i B_j \vee \bar{y}_i C_j),$$

$$\bar{Y}_j' = \bar{y}_j, \bar{\bar{Y}}_j' = y_j, Y_i'' = \bar{y}_i Y_i, \bar{Y}_i'' = y_i \bar{Y}_i,$$

2/ получить произведения: $Y_j' \cdot Y_i'' = y_j \bar{y}_i (\alpha_1 \vee \alpha_2 \vee \dots),$

$$\bar{Y}_j' \cdot Y_i'' = \bar{y}_j \bar{y}_i (\beta_1 \vee \beta_2 \vee \dots), Y_j' \cdot \bar{Y}_i'' = y_j y_i (\gamma_1 \vee \gamma_2 \vee \dots),$$

$$\bar{Y}_j' \cdot \bar{Y}_i'' = \bar{y}_j y_i (\delta_1 \vee \delta_2 \vee \dots),$$

где $\alpha_1, \alpha_2, \dots, \beta_1, \beta_2, \dots, \gamma_1, \gamma_2, \dots, \delta_1, \delta_2, \dots$ - конъюнкции;

3/ получить для конъюнкции $\alpha_k = (\bar{x}_{\epsilon_1} \bar{x}_{\epsilon_2} \dots \bar{x}_{\epsilon_r} \bar{y}_{\epsilon_1} \dots \bar{y}_{\epsilon_r})_k$

($k = 1, 2, \dots$) функцию $F_{k,\epsilon}^{(2)}(j,i) = y_j \bar{y}_i \alpha_k^{(\epsilon)} C_j (A_j \vee B_j) = \bar{x}_\epsilon H_k(j,i,\epsilon),$

где $\alpha_k^{(\epsilon)}$ - конъюнкция соседняя с α_k по некоторой входной переменной x_ϵ , получить функцию $F_k^{(3)}(j,i,\epsilon) = \bar{x}_\epsilon \cdot H_k(j,i,\epsilon)$,

получить функцию $F_k^{(3)}(j,i) = \bigvee_{\epsilon} F_k^{(3)}(j,i,\epsilon), \epsilon \in \{\epsilon_1, \epsilon_2, \dots, \epsilon_c\};$

4/ получить функцию $F^{(3)}(j,i) = \bigvee_k F_k^{(3)}(j,i);$

5/ получить аналогичным образом функции $F^{(2)}(j,i), F^{(1)}(j,i), F^{(0)}(j,i)$ из анализа произведений соответственно $Y_j' \cdot \bar{Y}_i'', \bar{Y}_j' \cdot Y_i'', \bar{Y}_j' \cdot \bar{Y}_i''.$

Показано, что функция $F(j,i) = F^{(0)}(j,i) \vee F^{(1)}(j,i) \vee F^{(2)}(j,i) \vee F^{(3)}(j,i)$ при-

принимает единичное значение на состоянии (ρ_a, ρ_k) тогда и только тогда, когда (ρ_a, ρ_k) — критическое состояние для j -го элемента относительно пар (x_ε, y_i) , $\varepsilon \in \{1, 2, \dots, m\}$. Показано как находить переходы, в которых существуют критические состояния.

Показано, что если ДНФ функции Y_j реализована двухуровневой структурой и из анализа произведения $\bar{Y}_j' \cdot Y_i''$ /или $\bar{Y}_j' \cdot \bar{Y}_i''$ / найдена конъюнкция $\psi_r = \bar{x}_\varepsilon \bar{y}_i \partial \rho_r$ функции $F_k^{(n)}(j, i, \varepsilon)$, то при $\bar{x}_\varepsilon \rightarrow \bar{x}_\varepsilon$ конъюнкция $\psi_r = \bar{x}_\varepsilon y_i \rho_r$ функции Y_j такая, что $\rho_r \cdot \partial \rho_r \neq 0$, принимает единичное значение на время, когда $\bar{x}_\varepsilon \cdot y_i = 1$, т.е. на выходе структуры может возникнуть выброс $0 \rightarrow 1 \rightarrow 0$. Показано, как из анализа произведения $\bar{Y}_j' \cdot Y_i''$ (или $\bar{Y}_j' \cdot \bar{Y}_i''$) можно находить конъюнкции функции Y_j такие, что при $\bar{x}_\varepsilon \rightarrow \bar{x}_\varepsilon$ одни конъюнкции изменяют свое значение с 1 на 0, другие — с 0 на 1, в результате чего на выходе структуры может возникнуть выброс $1 \rightarrow 0 \rightarrow 1$.

Предложена процедура уменьшения вероятности возникновения выбросов $1 \rightarrow 0 \rightarrow 1$. Процедура основана на введении дополнительных инверторов в структуру, реализующую функцию Y_j , таким образом, чтобы на время перехода, в котором возможен выброс $1 \rightarrow 0 \rightarrow 1$, функция Y_j сохраняла единичное значение за счет инертности введенных инверторов. Процедура заключается в том, что вместо функции Y_j реализуется функция $Y_j^* = Y_j \vee \partial \rho_r \bar{x}_\varepsilon \bar{y}_i$, где $\bar{x}_\varepsilon \bar{y}_i \partial \rho_r$ — конъюнкция либо функции $F_k^{(3)}(j, i, \varepsilon)$ (тогда $\bar{x}_\varepsilon \bar{y}_i \partial \rho_r = \partial \rho_r \bar{x}_\varepsilon \bar{y}_i$), либо функции $F_k^{(2)}(j, i, \varepsilon)$ (тогда $\bar{x}_\varepsilon \bar{y}_i \partial \rho_r = \bar{x}_\varepsilon y_i \partial \rho_r$).

Показано, что известную процедуру устранения выбросов $0 \rightarrow 1 \rightarrow 0$ /конъюнкция $\bar{x}_\varepsilon y_i \rho_r$ функции Y_j заменяется на $\rho_r \bar{x}_\varepsilon \vee \bar{y}_i$ / достаточно применить лишь к конъюнкциям функции Y_j , которые были получены в результате анализа.

В главе III предлагаются методы обеспечения П-устойчивости релейных устройств, допускающих замену одноктактных переходов многотактными.

В разделе 1 главы III предлагается метод кодирования внутренних состояний устройства. Разработка метода была обусловлена тем обстоятельством, что в ряде практических случаях упрощение структуры логического преобразователя достигалось за счет преобразования графа переходов, а именно, за счет уменьшения числа ребер графа переходов, что возможно при замене некоторых прямых переходов $(\rho_a, \rho_q \rightarrow \rho_e)$ непрямыми $(\rho_a, \rho_{f_0} \rightarrow \rho_{f_1} \rightarrow \dots \rightarrow \rho_{f_k})$, где $\rho_q = \rho_{f_0}$, $\rho_e = \rho_{f_k}$. Основной особенностью предлагаемого метода кодирования является то, что граф переходов преобразуется таким образом, чтобы число ребер графа было почти минимальным. Алгоритм минимизации числа ребер отличается от существующих сравнительно большей размерностью обрабатываемых графов переходов /число вершин графа — $R \sim 150$ / и эффективным использованием безразличных состояний в устройстве. В ряде случаев /с точки зрения ремонпригодности, d — безотказности/ желательно структуру устройства реализовать несвязно. В этом случае соседнее кодирование графа переходов может оказаться более эффективным, так как реализация каждого перехода

/ребра графа переходов/ приводит к увеличению сложности функции возбуждения только одного элемента памяти /триггера/. Соседнее кодирование может быть реализовано длиной кода близкой к минимальной. Предлагаемый алгоритм кодирования состоит из трех алгоритмов: а/ алгоритм минимизации числа ребер в графе переходов, б/ алгоритм преобразования графа переходов в частичный подграф куба единичных переходов, в/ алгоритм кодирования графа переходов соседним кодом. Все алгоритмы представлены на языке ЛЯПАС.

В основу алгоритма минимизации числа ребер положено нахождение избыточного покрытия $\| \alpha \supset \beta \|$, где α — множество ребер, β — множество $K_{i,j}$ — множеств /множество внутренних состояний таблицы переходов образуют $K_{i,j}$ — множество, если $\delta(\beta_j, \delta_c) = \beta_i$ для всех $\delta_c \in K_{i,j}$. $K_{i,j}$ — множество покрыто в таблице $\| \alpha \supset \beta \|$, если любые две вершины $\delta_a, \delta_b \in K_{i,j}$ являются связными в подграфе $G_{i,j} = ((K_{i,j} \cup F_j), V_{i,j})$. графа переходов $\Gamma = (S, V)$, где δ_a, δ_b связны в $G_{i,j}$, если в $G_{i,j}$ существует цепь ребер $L_{a,b} = \{(\delta_a, \delta_a^{(1)}), (\delta_a^{(1)}, \delta_a^{(2)}), \dots, (\delta_a^{(n)}, \delta_b)\}$, F_j — множество безразличных состояний в j -м столбце таблицы переходов устройства, S — множество внутренних состояний, V — множество ребер. В основу алгоритма преобразования графа переходов положены найденные в работе достаточные условия принадлежности графа к множеству частичных подграфов куба единичных переходов, а именно, если все циклы графа четной длины и множество подвешенных цепей, соединяющих два узла графа, состоит из цепей длины $\ell \geq 2$, причем число цепей длины 2 или 3 не более

одной, то такой граф кодируется соседним кодом /здесь узел — вершина, степень которой более 2, подвешенная цепь содержит вершины степени 2, кроме концевых/. Решение ряда практических задач показало, что длина кода получается близкой к минимальной, сложность логического преобразователя не больше чем при применении других методов кодирования.

В разделе 2 главы III предлагается метод временной коррекции, позволяющий обеспечивать П-устойчивость устройства при произвольном кодировании внутренних состояний. Метод заключается в построении специального блока памяти: последовательно с каждым элементом задержки D_i , $i \in \{1, 2, \dots, n\}$, включается дополнительное устройство C_i таким образом, что его входами являются вход и выход элемента D_i , третий вход q служит для управления работой C_i . Набор значений выходов устройств $C_1, C_2, \dots, C_n$ соответствует состоянию $\underline{z}(t)$, набор значений входов элементов $D_1, D_2, \dots, D_n$ соответствует состоянию $\underline{z}(t+1)$. При $\underline{z}(t) \neq \underline{z}(t+1)$ устройство θ вырабатывает сигнал $q = 1$, который удерживает устройства $C_1, C_2, \dots, C_n$ в состоянии $\underline{z}(t)$ до тех пор, пока все элементы задержки не примут устойчивое состояние, после чего $q = 0$ и устройства $C_1, C_2, \dots, C_n$ запоминают новое состояние; возникающие состязания между этими устройствами являются допустимыми при выполнении условия $\tau_{max} < \Delta_{min}$, где τ_{max} — максимальная длительность сигналов состязаний устройств $C_1, C_2, \dots, C_n$, Δ_{min} — минимальная величина задержки элементов. Это условие вы-

полняется при более высоком быстродействии устройств $C_1, C_2, \dots, C_n$ по сравнению с $D_1, D_2, \dots, D_n$. Для этого устройства $C_1, C_2, \dots, C_n$ должны быть построены без элементов задержки. Проведен формальный синтез устройства C_i ; показано, что если элементы задержки не являются фильтрами для сигналов состязаний устройств $C_1, C_2, \dots, C_n$, то каждое устройство C должно иметь четыре внутренних состояний, в противном случае — два внутренних состояний. Получена структура устройства C свободная от недопустимых состязаний всех видов, для ее реализации необходимо 9 элементов И, ИЛИ.

В главе 1У показано, что для обеспечения П-устойчивости и α -безотказности /относительно отказов элементов памяти/ устройства немаксимального быстродействия обычное повторение $(2\alpha+1)$ раз кода длины n , / n — длина кода, обеспечивающего П-устойчивость устройства/ является недостаточным, если допустить, что отказы элементов памяти могут происходить как во время переходов так и в устойчивых состояниях устройства. В связи с этим в настоящей работе при решении задачи обеспечения П-устойчивости и α -безотказности было введено ограничение: отказы элементов памяти могут возникать во время, когда устройство находится в устойчивом состоянии. Это ограничение позволило существенно сократить длину требуемого кода как для устройств максимального так и для устройств немаксимального быстродействия.

В разделе 1 главы 1У предложен метод получения типового кодирования, т.е. кодирования, длина кода которого определяется числом внутренних состояний устройства. Кодирование обеспечивает $\alpha=1$ — безотказность /относительно отказов элементов памяти/ и П-устойчивость устройства. В основу метода положено следующее: а/ каждое состояние $s_i \in S$ заменяется множеством эквивалентных состояний N_i /строчным набором по Д.Хаффману/; б/ из N_i выделяется некоторое подмножество состояний X_i называемое сферой, в/ из X_i выделяется некоторое состояние x_i , называемое центром сферы, г/ при отсутствии отказа устройство находится в центре x_i , при наличии отказа — в соответствующем спутнике $x_i^{(\kappa)}$ сферы X_i .

Предложена регулярная процедура кодирования строчных наборов и показано как осуществить переходы из центров сфер и их спутников. Некоторые переходы осуществляются за несколько тактов. Построены типовые размещения. Требуемое число элементов памяти по этому методу равно $3 \lceil \log_2 R \rceil$.

В разделе 2 главы 1У предложен метод, который в отличие от предыдущего учитывает структуру графа переходов, что в ряде случаев позволяет сократить длину требуемого кода по сравнению с величиной $3 \lceil \log_2 R \rceil$. Показано, что если граф переходов закодирован соседним кодом длины n , то для обеспечения П-устойчивости и $\alpha=1$ безотказности достаточно повторить имеющийся код и добавить одну переменную /для обеспечения расстояния $D \geq 3$ между центрами сфер/ таким образом,

чтобы смежным вершинам графа переходов были приписаны различные значения этой переменной, что всегда возможно в силу бихроматичности рассматриваемого графа переходов; в результате этого получены кодовые слова центров сфер. Для случая

$d \geq 1$ необходимо повторить соседний код $(d+1)$ раз и добавить еще d переменных, т.е. длина кода равна $(d+1)n + d$, где n — длина соседнего кода. Показано, что при отсутствии отказов переходы осуществляются за один такт, при наличии отказов некоторые переходы осуществляются за несколько тактов /но не более чем за $(2d+1)$. Даны правила осуществления таких переходов. Показано, что процесс построения кода, обеспечивающего П-устойчивость и d -безотказность, такой же, если в графе переходов некоторые переходы осуществляются за несколько тактов. Исследованы возможности предложенных методов кодирования для обеспечения d -безотказности при отказах элементов структуры логического преобразователя /ЛП/ устройства. Показано, что если в качестве элементов памяти используются триггеры, то /при двухуровневой реализации ДНФ функций возбуждения триггеров/ для обеспечения П-устойчивости необходимо защищать структуру ЛП только от отказов вида $0 \rightarrow 1$ элементов НЕ, отказы других элементов ЛП будут корректироваться.

З а к л ю ч е н и е.

Основные результаты работы заключаются в следующем:

1. Предложен метод анализа П-устойчивости и метод анализа С-устойчивости устройства, заданного функциями возбуждения эле-

ментов памяти. Оба метода позволяют без построения таблицы переходов находить переходы, которые могут закончиться в различных состояниях устройства вследствие недопустимых состояний /критических и существенных/.

2. Предложен метод кодирования внутренних состояний; основной особенностью метода является то, что исходный граф переходов преобразуется таким образом, чтобы число ребер графа было почти минимальным. Получены достаточные условия принадлежности графа к множеству частичных подграфов куба единичных переходов, что позволило кодировать граф переходов соседним кодом. Алгоритмы кодирования представлены на языке ЛЯПАС.

3. Предложен метод временной коррекции, позволяющий путем усложнения структуры блока памяти обеспечить отсутствие недопустимых состояний элементов памяти при произвольном кодировании внутренних состояний релейного устройства.

4. Предложен метод построения типовых размещений /кодирования/ внутренних состояний, обеспечивающий П-устойчивость во время переходов и d -безотказность относительно отказов элементов памяти, причем отказы могут происходить только в устойчивых состояниях устройства. Построены типовые размещения состояний. Длина кода равна $3 \lceil \log_2 R \rceil$.

5. Предложен метод кодирования внутренних состояний обеспечивающий П-устойчивость во время переходов и d -безотказность относительно отказов элементов памяти для случая, когда граф переходов устройства кодируется соседним кодом. Показано, что при $d = 1$ длина кода равна $2n + 1$, где n — длина соседнего ко-

да, в общем случае длина кода равна $(d+1)n + d$.

6. В техническом приложении диссертации приведены решения ряда практических задач предложенными методами, а именно приведен анализ П-устойчивости системы управления автоматикой переключения в энергосистемах, приведен синтез одного устройства управления с обеспечением П-устойчивости и 1-безотказности.

Основные результаты диссертации докладывались на Международном симпозиуме "Разновременность и отсутствие непрерывности в действии реле и релейных систем" /Бухарест, 1968г./, на 1У Всесоюзной конференции по теории передачи информации /г.Ташкент, 1969г./, на Республиканском семинаре "Надежный синтез цифровых автоматов" /г.Киев, 1969/, на ХУ конференции молодых специалистов ИАТ /ТК/ АН СССР и изложены в следующих работах:

1. Остиану В.М., Потехин А.И. Способы борьбы с состязаниями в безотказных релейных устройствах.
Bull. Math.Sci. Math.RS Roumanie, 1969 13(I), 1.
2. Потехин А.И. Методы обеспечения устойчивой и d -безотказной работы конечного автомата. Автоматика и телемеханика, 1970, 12.
3. Потехин А.И. Методы анализа устойчивости асинхронного автомата, заданного функциями возбуждения и выходов. Автоматика и вычисл.техника, 1970, 5.
4. Остиану В.М., Ляхович В.Ф., Потехин А.И.
О различных классах кодов, используемых в вычислительных каналах". Сб. трудов 1У конв. по теории передачи

информации т.5. Вопросы обработки данных /г.Ташкент, 1969/.М.

- 5.Потехин А.И. Об одном способе преобразования графа переходов релейного устройства в частичный подграф n -мерного единичного куба. Сб.трудов ХУ конф. молод.ученых ИАТ /ТК/, Москва, 1970, (в печати).
- 6.Гаврилов М.А., Остиану В.М., Потехин А.И. Надежность дискретных систем. В сб."Теория вероятностей. Матем.статистика. Теор.кибернет., 1970 /Итоги науки ВИНТИ АН СССР/.

ПОДП. К ПЕЧАТИ 14/ХП-70 Г. Т-17885. Ф, 80х90/18
ОБЪЕМ 1,5 ПЛ. ЗАКАЗ 1849. ТИРАЖ 120 ЭКЗ.

ОТПЕЧАТАНО НА РОТАПРИНТАХ В ТИП. ИЗД. МГУ
МОСКВА, ЛЕНГОРЫ.